【ZiDongHua 之“設計自動化”收錄關鍵詞： 概倫電子 EDA 集成電路 】
　　
　　概倫電子技術日 |「重慶站」圓滿收官，共探 EDA創(chuàng)新智造新路徑
　　
　　2025年6月26日，“概倫電子技術日” 重慶站活動在富力假日酒店成功舉辦。本次研討會以 “EDA創(chuàng)新智造，應用驅(qū)動芯力量” 為主題，匯聚眾多西南地區(qū)集成電路相關企業(yè)用戶代表，圍繞EDA技術在芯片設計和制造中的創(chuàng)新應用展開深度探討，為半導體行業(yè)注入?yún)f(xié)同發(fā)展的新動能。
　　
　　開篇致辭：應用驅(qū)動，聚焦EDA全流程革新
 
　　
　　韋承  概倫電子副總裁
　　
　　概倫電子副總裁韋承在歡迎辭中表示，EDA是半導體產(chǎn)業(yè)方法學和數(shù)據(jù)的底層載體，在行業(yè)日新月異的變革浪潮中，已成為驅(qū)動芯片設計方案落地的重要引擎之一。創(chuàng)新對集成電路產(chǎn)業(yè)和EDA來說，都是非常重要的一大主題。概倫電子始終以技術創(chuàng)新為核，聚焦應用驅(qū)動，每一款研發(fā)的EDA軟件都以解決客戶某一方面的實際問題為目標，致力于打造應用驅(qū)動的EDA全流程。
　　
　　技術深耕：從協(xié)同優(yōu)化到全鏈路賦能
 
　　
　　劉文超博士 概倫電子高級副總裁
　　
　　概倫電子高級副總裁劉文超博士在《工藝協(xié)同，優(yōu)化設計，提升集成電路行業(yè)競爭力》演講中指出，隨著摩爾定律持續(xù)推進，芯片設計和制造的難度越來越大，需在流程上進行創(chuàng)新，逐漸引入DTCO（設計與工藝協(xié)同優(yōu)化）、STCO（系統(tǒng)與工藝協(xié)同優(yōu)化）等一系列創(chuàng)新流程。先進工藝下，DTCO是提升競爭力的必由之路，也是幫助成熟工藝獲得差異化競爭力的關鍵手段?；贒TCO方法學，概倫電子提供業(yè)界領先的解決方案，實現(xiàn)芯片設計與制造深度聯(lián)動，為成熟工藝與先進工藝同步賦能。
 
　　
　　鄧雨春 概倫電子高級總監(jiān)
　　
　　概倫電子高級總監(jiān)鄧雨春在《定制電路一站式仿真驗證解決方案挑戰(zhàn)與演進》主題演講中指出，隨著工藝的演進、定制化的需求和芯片性能規(guī)模的躍進，對仿真器精度和速度的要求都提出了更高的挑戰(zhàn)。概倫電子NanoSpice家族的一站式仿真解決方案，包含新一代的NanoSpice X™ SPICE仿真器和NanoSpice Pro X™ FastSPICE仿真器，能覆蓋模塊級后仿到全芯片驗證的需求，提供2倍以上提速。NanoSpice MS™的數(shù)模聯(lián)合仿真，完整支持模擬電路和數(shù)字電路各個不同層次的建模，支撐靈活的驗證方法學。NanoSpice家族仿真器經(jīng)過國際頭部芯片企業(yè)十余年驗證，為芯片設計行業(yè)提供可靠技術支撐。
　　
　　何秋云 概倫電子應用工程師
　　
　　概倫電子應用工程師何秋云在分享《從PDK開發(fā)到芯片設計的“交鑰匙”服務，助力企業(yè)加速工藝平臺建設》時指出，隨著芯片工藝節(jié)點持續(xù)向更小尺寸邁進，PDK參數(shù)呈指數(shù)級增長，仿真程序編寫、callback功能實現(xiàn)以及l(fā)ayout code設計復雜度飆升，尤其是FinFET工藝，對開發(fā)團隊的專業(yè)經(jīng)驗與規(guī)模都提出更為嚴苛要求。憑借在PDK開發(fā)領域深厚的技術沉淀，概倫電子打造出一套高效自動化的PDK開發(fā)全流程解決方案。實際項目數(shù)據(jù)顯示，該技術方案可使工藝平臺搭建效率提升超三倍，為Fab和Fabless客戶定制快速開發(fā)通道提供有力支撐。
　　
 
　　
　　概倫電子首席研發(fā)工程師劉巖在《應用驅(qū)動，先進工藝K庫挑戰(zhàn)與實踐》演講中，通過大量應用案例闡釋概倫電子NanoCell™工具和芯片設計相結(jié)合的策略。他表示，標準單元庫在數(shù)字電路設計中扮演著承上啟下的關鍵角色，而特征化則是標準單元庫開發(fā)過程中最耗時挑戰(zhàn)最大的環(huán)節(jié)。NanoCell™采用先進的分布式并行架構技術和單元電路分析提取算法，內(nèi)嵌高精度SPICE仿真器，是一款快速、精確且易于使用的特征化EDA工具。在工藝上，NanoCell™不僅支持成熟的planar工藝，還支持先進的FinFET工藝。不管是在Fab、IDM公司，還是設計公司，均已得到驗證，能有效應對伴隨工藝節(jié)點持續(xù)演進，用戶對芯片功耗、速度等指標要求不斷提升的挑戰(zhàn)。
　　
　　隨后，概倫電子技術專家在《全芯片設計中可靠性分析和驗證解決方案》的演講中強調(diào)，傳統(tǒng)芯片設計流程已難以精準預測器件老化和失效風險，導致芯片產(chǎn)品開發(fā)周期延長、成本攀升，成為制約高可靠性芯片發(fā)展的重要因素。概倫電子應用驅(qū)動的一站式芯片可靠性解決方案是打破這一困局的關鍵。該方案深度整合了半導體器件參數(shù)分析儀FS800™、先進器件建模平臺BSIMProPlus™、電路工藝與設計驗證評估平臺ME-Pro™，以及通用并行電路仿真器NanoSpice™，覆蓋芯片制造從工藝數(shù)據(jù)收集、模型建立、失效仿真到設計驗證的完整流程，從high-sigma良率、EMIR分析、信號完整性、電路檢查和MOSFET老化分析等領域提供領先的可靠性驗證解決方案。
　　
 
　　
　　概倫電子高級經(jīng)理秦朝政在《Design Enablement構建COT全鏈路競爭力》的技術演講中，詳細解讀了概倫電子Design Enablement解決方案助力芯片IDM和設計企業(yè)加速COT平臺建設，并通過EDA工具聯(lián)動設計與工藝環(huán)節(jié)，幫助客戶實現(xiàn)差異化技術積累。他表示，COT平臺的建設可以針對芯片應用的特點和指標，對工藝、器件、工具和流程進行差異化定制。對設計公司而言，概倫電子希望能夠通過定制的一些工藝器件模型IP，幫助客戶挖掘工藝平臺潛力，做出更有競爭力的產(chǎn)品。而對代工廠而言，概倫希望能夠跟客戶一起去打造真正有價值的工具。
　　
　　最后，概倫電子總監(jiān)林曦博士在《工藝賦能——引入DTCO技術的芯片制造流程》的技術演講中，以實際案例闡釋DTCO技術如何加速芯片設計迭代，更快實現(xiàn)芯片設計目標。他表示，長期以來，EDA的成長與芯片工藝節(jié)點的演進密切相關。隨著制造工藝進入28nm以下的節(jié)點，工藝節(jié)點的技術潛力不能單純依賴工藝微縮不能釋放，更需要設計流程和工藝流程的協(xié)同優(yōu)化。協(xié)同優(yōu)化解決方案需要以EDA軟件和參考流程實現(xiàn)。同時，他介紹了概倫電子在打造DTCO流程中的一些進展和案例。
　　
　　“概倫電子技術日”重慶站這一聚焦EDA創(chuàng)新的技術盛宴展示了概倫電子從DTCO方法學到EDA的技術突破，以及以工具鏈創(chuàng)新推動芯片設計制造效率提升的革新成果，更搭建起一個產(chǎn)業(yè)協(xié)同對話的平臺。未來，概倫電子仍將以“應用驅(qū)動”為錨點，通過全流程解決方案與DTCO方法學創(chuàng)新，持續(xù)推動集成電路產(chǎn)業(yè)鏈上下游企業(yè)在技術深水區(qū)中突破壁壘，推動我國EDA行業(yè)實現(xiàn)跨越式發(fā)展。