【ZiDongHua之“設(shè)計自動化”收錄關(guān)鍵詞：合見工軟 集成電路 物聯(lián)網(wǎng)】
 
　　ICCAD 2024：智算時代，合見工軟數(shù)字驗證全平臺助力新質(zhì)生產(chǎn)力效率加速
 
　　在2024年12月12日上海集成電路2024年度產(chǎn)業(yè)發(fā)展論壇暨第三十屆中國集成電路設(shè)計業(yè)展覽會（ICCAD-Expo 2024）EDA專題論壇上，合見工軟驗證產(chǎn)品市場總監(jiān)曹夢俠進行了題為《創(chuàng)新驅(qū)動的數(shù)字驗證全平臺助力新質(zhì)生產(chǎn)力效率加速》的技術(shù)演講，介紹公司如何通過創(chuàng)新驅(qū)動的數(shù)字驗證全平臺完整解決方案，助力新質(zhì)生產(chǎn)力效率的加速提升。
 
 
　　▲合見工軟驗證產(chǎn)品市場總監(jiān)曹夢俠
 
　　隨著AI智算、HPC超算、AD/ADAS智駕、5G技術(shù)和超大規(guī)模網(wǎng)絡(luò)等應(yīng)用領(lǐng)域的快速發(fā)展，芯片設(shè)計正面臨設(shè)計規(guī)模增長、功能集成度增加以及軟硬件系統(tǒng)復雜度顯著提升等多方面的變化。這些趨勢不僅對芯片設(shè)計和驗證工作的精確性和效率提出了更高的要求，也使得系統(tǒng)級設(shè)計和軟硬件協(xié)同配合變得更加復雜。
 
　　為應(yīng)對這些挑戰(zhàn)，芯片驗證需要更大規(guī)模且具備靈活性、易用性和高性能的系統(tǒng)級驗證平臺。曹夢俠介紹，合見工軟經(jīng)過多年持續(xù)的布局，打造了數(shù)字芯片設(shè)計的全流程驗證EDA平臺，囊括了數(shù)據(jù)中心級超大容量硬件仿真加速平臺UniVista Hyperscale Emulator（簡稱“UVHP”）、全場景驗證硬件系統(tǒng)UniVista Unified Verification Hardware System（簡稱“UVHS”）、數(shù)字仿真器UniVista Simulator（簡稱“UVS”）、數(shù)字調(diào)試器UniVista Debugger（簡稱“UVD”）、驗證效率管理系統(tǒng)UniVista Verification Productivity System（簡稱“VPS”）和虛擬原型設(shè)計與仿真工具套件UniVista V-Builder/vSpace。其中，虛擬原型平臺可與硬件仿真器結(jié)合，形成混合驗證解決方案。合見工軟的全流程數(shù)字驗證方案旨在確保用戶驗證工作的可預測性、效率提升和質(zhì)量保障，同時滿足多樣化的用戶需求。
 
 
　　以合見工軟的數(shù)字驗證硬件平臺來看，自成立以來歷經(jīng)了多代產(chǎn)品的演進與迭代，現(xiàn)如今已具備完整的全系列硬件驗證產(chǎn)品線，包括了針對中小規(guī)模原型驗證的Phine Design系列（PD SOLO）、搭載AMD新一代Versal™Premium VP1902的單系統(tǒng)先進原型驗證平臺PHINE DESIGN Advanced Solo Prototyping（簡稱“PD-AS”）、適用于大規(guī)模ASIC/SOC軟硬件驗證的全場景驗證硬件系統(tǒng)UVHS、以及數(shù)據(jù)中心級超大容量硬件仿真加速驗證平臺UVHP系列，產(chǎn)品全線覆蓋了從4千萬到460億邏輯門級別的原型驗證及硬件仿真，可廣泛應(yīng)用于MCU、物聯(lián)網(wǎng)、消費電子、視頻圖像處理、智能手機、通信網(wǎng)絡(luò)、AD/ADAS智駕、AI智算、HPC超算等領(lǐng)域。
 
　　特別是對于近年來規(guī)模較大的超算、智算和智駕等復雜SoC芯片設(shè)計和驗證挑戰(zhàn)，合見工軟2023年以來先后發(fā)布了UVHS和UVHP平臺，推動硬件驗證技術(shù)的創(chuàng)新。
 
　　UVHS集成了自主研發(fā)的全局時序驅(qū)動的全自動化流程智能編譯軟件UVHS Compiler，能在單一系統(tǒng)中運行原型驗證和硬件仿真兩種不同模式，來應(yīng)對復雜多樣的SoC軟硬件驗證場景。還可以通過多臺系統(tǒng)級聯(lián)來支持多用戶、多主機的多模式混合使用，有效解決了其他不同模式方案之間相互切換跨度大、難度高、效率低、時間久的難題，由此實現(xiàn)更高效、靈活的軟硬件協(xié)同仿真，助力大規(guī)模芯片驗證項目的快速收斂。UVHS適用于追求卓越運行性能的軟件密集型的項目，其靈活的拆裝組合功能便于進行性能調(diào)優(yōu)，同時配備了豐富的硬件外設(shè)，使得在實驗室或本地機房的部署更加便捷。
 
　　2024年推出的另一款重磅產(chǎn)品是數(shù)據(jù)中心級的硬件仿真加速平臺UVHP，其主要特點是高密度，能夠支持更大容量的硬件仿真需求。UVHP特別適合部署在異地遠端機房、數(shù)據(jù)中心、公有云或私有云等場景中。通過合見工軟針對本土客戶需求的技術(shù)創(chuàng)新，UVHP能夠更好地支持多用戶，并實現(xiàn)靈活的動態(tài)資源分配。此外，UVHP的編譯和運行過程是解耦的，即使項目中使用了眾多物理形態(tài)的速率適配器或子卡，用戶在編譯時也不會受到接口物理位置的限制，運行時可以動態(tài)靈活地安排資源。
 
　　同時，UVHP使用了和UVHS相同的編譯器軟件，其流程和腳本都是通用的，包括高速接口速率適配器、存儲模型套件、XTORs、接口子卡在內(nèi)的外設(shè)也都可以通用的，因而用戶的設(shè)計數(shù)據(jù)與環(huán)境可以在UVHS和UVHP間靈活遷移。
 
　　UVHP基于合見工軟自主研發(fā)的新一代專有硬件仿真架構(gòu)，采用先進的商用FPGA芯片、獨創(chuàng)的高效能RTL綜合工具UVSyn、智能化全自動編譯器，以及豐富的高低速接口和存儲模型方案，總體而言，其具備以下幾方面的優(yōu)勢：
 
　　該平臺將硬件仿真系統(tǒng)的算力提升至數(shù)據(jù)中心級別，為國產(chǎn)自研硬件仿真器中首家可擴展至400億邏輯門規(guī)模級別以上的產(chǎn)品，性能可與國際先進產(chǎn)品相媲美。
 
　　系統(tǒng)規(guī)模支持1.6億門到460億門資源靈活擴展調(diào)配。
 
　　編譯與運行解耦，通過動態(tài)資源分配映射，已編譯好的工程可靈活分配可用資源來運行。
 
　　支持多用戶，最多可支持150個用戶并發(fā)。
 
　　高效能的編譯設(shè)計方法學，通過全自動高并發(fā)編譯技術(shù)及參考增量編譯技術(shù)，實現(xiàn)高效率編譯及迭代。
 
　　支持多樣化調(diào)試手段，包括Record&Replay,Save&Restore,RTP Trigger FVD(Full Visibility Debug),Fast FVD（FFVD）等。
 
　　同時，UVHP在配套的外設(shè)方案上，支持UV XTOR系列協(xié)議交易器、UV SA系列高速接口速率適配器、UV DC系列低速子卡等接口。此外，UVHP通過高達9TB的片外擴展存儲來支持HBM3e、DDR5、LPDDR5、GDDR6、UFS4、eMMC5.1等豐富的UV MMK系列存儲模型。為了滿足硬件仿真中大量的調(diào)試需求，UVHP還提供了高達18TB的調(diào)試存儲器，確保在各種使用模式下都能滿足驗證需求。
 
　　UVHP支持多種驗證模式，包括純硬件ICE環(huán)境、XTOR和Hybrid等方案，為芯片系統(tǒng)級軟硬件協(xié)同設(shè)計及驗證提供了強大的算力支持。結(jié)合合見工軟的虛擬原型、數(shù)字仿真器、驗證管理等既有產(chǎn)品組合，UVHP已全面覆蓋數(shù)字芯片驗證全流程的全場景需求，顯著提升了項目的收斂效率。
 
　　除了UVHP，合見工軟2024年還推出了另一款重要產(chǎn)品——商用級單系統(tǒng)先進原型驗證平臺PHINE DESIGN Advanced Solo Prototyping（PD-AS）。該平臺搭載AMD新一代超大自適應(yīng)SoC——AMD Versal™Premium VP1902 Adaptive SoC，滿足單片原型驗證系統(tǒng)在億門級產(chǎn)品領(lǐng)域的用戶需求，能夠靈活適應(yīng)各種驗證場景的需求。
 
　　從UVHS全場景硬件驗證平臺到最新的超大容量數(shù)據(jù)中心級硬件仿真平臺UVHP，合見工軟始終致力于解決用戶面臨的各種實際挑戰(zhàn)。曹夢俠指出，合見工軟的UVHS/UVHP旨在通過核心技術(shù)創(chuàng)新，縮短客戶芯片驗證項目的時間，從而加快產(chǎn)品上市進程。具體來說，合見工軟主要從以下五個方面著手：
 
　　縮短功能驗證的時間：Time-to-Functional-Signoff；
 
　　優(yōu)化編譯時間：Time-to-Bitfile；
 
　　提升運行性能以縮短任務(wù)執(zhí)行時間：Time-to-Task；
 
　　縮短波形獲取時間以加速調(diào)試收斂：Time-to-Waveform；
 
　　軟件及系統(tǒng)開發(fā)左移，以縮短項目周期：Shift-Left。
 
　　在Time-to-Functional-Signoff方面，因為合見工軟本身也是國內(nèi)主流的IP供應(yīng)商，提供了當前主流設(shè)計需要的各種高速接口IP和存儲IP。
 
　　我們IP設(shè)計團隊不僅設(shè)計design IP，還將豐富的經(jīng)驗應(yīng)用于開發(fā)硬件平臺上的驗證方案，使用戶能夠快速搭建驗證系統(tǒng)。我們提供了PCIe5、CXL2.0、以太網(wǎng)、MIPI/eDP等多種高速接口速率適配器方案，將低速率的FPGA平臺與高速的真實場景設(shè)備互聯(lián)，確保驗證的完整性，能夠滿足HPC、AI、汽車等當下主要的技術(shù)趨勢的應(yīng)用需求，在行業(yè)里得到了廣泛部署。而且我們還和國內(nèi)多家芯片設(shè)計公司深度戰(zhàn)略合作，結(jié)合行業(yè)最新的應(yīng)用需要，創(chuàng)新開發(fā)了很多業(yè)界之前沒有的新方案。比如在某頭部AI算力公司的應(yīng)用案例中，面向LLM訓練場景的scaling out多卡組網(wǎng)的實際應(yīng)用，UVHS可支持基于高帶寬以太網(wǎng)的大型組網(wǎng)，既可以測試單卡的全功能，也可以將異步的多卡通過以太網(wǎng)速率橋加真實交換機組成更大的全網(wǎng)絡(luò)系統(tǒng)，以模擬智算多卡組網(wǎng)系統(tǒng)。
 
　　同樣的，合見工軟也有世界一流的存儲控制器IP和存儲模型開發(fā)團隊，在合見工軟成立以來陸續(xù)開發(fā)了DDR5/4/3、LPDDR5/4/3、HBM3e/3/2e、GDDR6等先進方案，用戶群體廣泛，也是合見工軟主要的技術(shù)優(yōu)勢之一。
 
　　另外，合見工軟在硬件平臺上提供集成了IP和驗證方案的Demo，客戶可直接沿用方案作為參考設(shè)計，從而大幅降低集成的時間成本。
 
　　在Time-to-Bitfile方面，UVHS/UVHP共用了強大的智能編器譯軟件，其內(nèi)置先進的時序分析引擎，可以從各個維度提升編譯效率。
 
　　首先，采用并行編譯技術(shù)，通過大量任務(wù)并行處理來縮短整體編譯時間，這一策略貫穿整個編譯流程。
 
　　其次，引入了Bringup模式，適用于項目初期。該模式允許硬件平臺團隊快速打通流程并生成bitfile，雖然在此過程中可能會犧牲部分性能和硬件資源，但能夠在更短的時間內(nèi)得到bitfile，使軟件團隊能夠盡快啟動任務(wù)。合見工軟的研發(fā)團隊突破了傳統(tǒng)FPGA芯片的邊界，深入到芯片內(nèi)部的die級別，開發(fā)了多種die級別的算法。
 
　　第三，Performance模式在Bringup模式的基礎(chǔ)上進一步優(yōu)化，進行性能和面積的調(diào)優(yōu)，從而提升硬件平臺的運行效率。在這兩種模式中，合見工軟的編譯器都配備了強大的自動分割引擎，使得大容量系統(tǒng)也可以從全局視角求解到最優(yōu)的分割結(jié)果。
 
　　最后，參考增量編譯技術(shù)能夠更多地復用前次編譯的結(jié)果和方法，從而進一步縮短編譯時間。
 
　　在Time-to-Task方面，UVHS/UVHP開發(fā)了存檔與恢復功能，顯著提高了驗證項目的整體運行效率。一方面，用戶可以在特定的運行節(jié)點進行存檔，之后重載之前的存檔后，可加載不同的測試項，從而節(jié)省總體運行時間；另一方面，可以將較長的系統(tǒng)測試場景拆分成更小的段落，以更小的時間顆粒度進行分時復用，最大化硬件平臺的使用效率。
 
　　在Time-to-Waveform方面，通過存檔&恢復、錄制&回放、實時觸發(fā)和快速全波形等一系列高效調(diào)試組合拳，大幅縮短有效波形的獲取時間，從而縮短整個調(diào)試周期。運行過程使能全信號可見模式能夠直接生成波形，無需重新編譯，大幅提升了調(diào)試效率。
 
　　在Shift-Left方面，統(tǒng)一的編譯器可以讓Emulation到Prototyping更絲滑的切換，在項目早期和中期使用Emulation模式進行RTL調(diào)試的快速收斂，初期的軟件開發(fā)及測試任務(wù)在這個階段即可進入。待中后期軟硬件聯(lián)調(diào)的任務(wù)量進一步加重后，Emulation的性能已然不夠，這時候使用Prototyping模式可以更高性能運行，提升效率。如果遇到需要深度debug RTL的場景，又可以切回到Emulation去抓RTL波形來深挖底層的問題，這樣一體雙模的形式可賦能軟件開發(fā)及調(diào)試快速收斂，縮短整個項目的周期。
 
　　以上是硬件平臺上合見工軟的諸多創(chuàng)新。同時，合見工軟自研的虛擬原型平臺UniVista V-Builder/vSpace提供了更高階的方法學工具，使軟件團隊能夠在項目早期、RTL尚未完善時便開始開發(fā)工作。該套件突破了傳統(tǒng)的基于真實硬件的軟件開發(fā)與測試限制，解決了軟硬件解耦難題。UniVista V-Builder/vSpace可以進一步與UVHS/UVHP相結(jié)合，構(gòu)筑芯片級全功能驗證的混合平臺UV Hybrid，借助虛擬原型及混合原型，可以讓用戶在開發(fā)效率、驗證精確度、硬件資源使用成本等諸多需求上找到優(yōu)化平衡點，進一步推動芯片產(chǎn)品加速面市。
 
　　除了硬件驗證工具不斷整合迭代，合見工軟軟件仿真驗證平臺也在不斷升級完善，包括數(shù)字仿真工具UniVista Simulator(UVS)、數(shù)字調(diào)試工具UniVista Debugger(UVD)和驗證效率提升平臺UniVista Verification Productivity System(VPS)。這些工具在2021年和2022年已陸續(xù)面市，去年合見工軟對這些工具進行了版本升級，主要在功能上補足了特定場景下的特性增強，使其支持度更加全面。同時，性能提升方面也做了大量升級，目前這些工具已達到國內(nèi)領(lǐng)先技術(shù)水平，下一步目標是向世界級一流產(chǎn)品看齊并實現(xiàn)超越。
 
　　合見工軟將持續(xù)通過數(shù)字驗證全流程的創(chuàng)新，為芯片設(shè)計行業(yè)賦能，加速HPC超算、AI智算、AD/ADAS智駕、智能手機、5G通信等新質(zhì)生產(chǎn)力的可持續(xù)發(fā)展和創(chuàng)新進程。
 
　　欲了解更多詳情或購買相關(guān)產(chǎn)品，
 
　　歡迎垂詢sales univista-isg.com
 
　　關(guān)于合見工軟
 
　　上海合見工業(yè)軟件集團有限公司（簡稱“合見工軟”）作為自主創(chuàng)新的高性能工業(yè)軟件及解決方案提供商，以EDA（電子設(shè)計自動化，Electronic Design Automation）領(lǐng)域為首先突破方向，致力于幫助半導體芯片企業(yè)解決在創(chuàng)新與發(fā)展過程中所面臨的嚴峻挑戰(zhàn)和關(guān)鍵問題，并成為他們值得信賴的合作伙伴。