【ZiDongHua 之品牌自定位收錄關鍵詞：阿卡思 EDA 芯片驗證 IDAS設計自動化產業(yè)峰會 】
 
 
　　阿卡思邀您相聚首屆IDAS設計自動化產業(yè)峰會
 
 
　　
 
　　芯片驗證是在芯片生產之前驗證芯片設計是否符合芯片定義的需求規(guī)格，該環(huán)節(jié)能夠有效節(jié)省時間與成本，保證芯片質量和安全，在一個完整的項目周期中，驗證所占用的時間可高達六七成。仿真和形式化驗證是常見的芯片EDA驗證方式，它們各自都有一套簽核目標。
 
　　仿真是“測試”的概念，例如編寫測試案例，對比這些案例激勵芯片得到輸出情況進行判斷，不過這種測試需要考慮生成激勵和覆蓋率，往往有些場景容易被忽略；形式化驗證則是從建立數理邏輯的模型開始，然后在模型上做一個數學證明，證明確實被芯片設計中建立的非常嚴格的邏輯模型滿足，對于檢測出在仿真過程中難以觸發(fā)的深層錯誤，加速覆蓋率收斂具有較好的效果。
 
　　形式化驗證作為一種全新的驗證方法，近年來在芯片開發(fā)中快速發(fā)展，正逐漸取代傳統的仿真方法。形式化驗證不但能夠增加驗證的覆蓋率，還可以提供符合要求的最小實例。
 
　　國內就有一家企業(yè)就選擇形式化驗證EDA作為自己的賽道，它就是上海阿卡思微電子技術有限公司。
 
　　上海阿卡思微電子技術有限公司（子公司為成都奧卡思微電科技有限公司）專注自主知識產權的邏輯等效性驗證軟件的開發(fā)。公司同深圳上海肇觀電子、杭州朔天、昂際航電、中科院、同濟大學、南京大學等企業(yè)和單位均有合作。目前，該公司提供兩款邏輯驗證產品：AveMC自動化驗證工具軟件和AveCEC等價驗證工具軟件；為提升驗證效率，企業(yè)還開發(fā)了AveTrace波形調試軟件。
 
　　

 
　　形式驗證軟件平臺Ave MC
 
　　形式驗證軟件平臺Ave MC具有以下優(yōu)勢：可以通過圖形化方式建立屬性和約束模型；內嵌精確的覆蓋率分析引擎，發(fā)現其他工具忽略的屬性漏洞；用戶可以根據具體的設計和驗證場景設計自己的工具；用戶可以根據需求配置最為合理的云計算能力。
 

 
　　邏輯等價性驗證工具AveCEC
 
　　AveCEC邏輯等價性驗證工具具有以下優(yōu)勢：驗證整個FPGA/ASIC/SOC設計、支持先進的Data-Path 優(yōu)化、支持FPGA 設計流程等優(yōu)勢?；谠撥浖€與友商合作形成了國產ECO方案。
 
　　
 
　　AveTrace波形調試軟件
 
　　AveTrace代碼波形調試軟件，解決了芯片仿真調試當中波形文件太大導致的效率問題。軟件對應的波形文件大小比常用類型小一到兩個數量級；波形文件加載速度比常規(guī)軟件提升10倍；提供library，可與第三方數字仿真器集成；支持Tcl/Lua腳本操作波形信號數據；支持對RTL代碼的驅動信號和負載信號的追蹤。
 
　　為了與全球行業(yè)領袖和專家分享前沿觀點與交流產業(yè)動態(tài)，國內領先的芯片數字前端形式化驗證EDA軟件供應商，上海阿卡思微電子技術有限公司將攜最新的產品參展首屆IDAS設計自動化產業(yè)峰會！
 
　　上海阿卡思微電子技術有限公司
 
　　展位號
 
　　D5
 
　　首屆IDAS設計自動化產業(yè)峰會將于9月18日在武漢中國光谷科技會展中心舉行。大會預計邀請國內外300+半導體上下游企業(yè)、600+技術大咖、50+院士及專家學者、50+重磅嘉賓進行主題演講，涵蓋了從器件和電路級到系統級、從模擬到數字設計以及制造等EDA相關話題。屆時還有幾十多家頭部企業(yè)攜最新產品參展，方便EDA各產業(yè)鏈企業(yè)進行合作交流。
 
　　大會議程與參與方式